PowerPC G4 主機(jī)處理器為例，介紹標(biāo)準(zhǔn)6U 高度CompactPCI 單板計(jì)算機(jī)的硬件設(shè)計(jì)以及實(shí)時(shí)操作系統(tǒng)VxWorks 的BSP 開發(fā)過程。

2 單板計(jì)算機(jī)硬件開發(fā)

整個(gè)單板的設(shè)計(jì)分為三個(gè)部分：電源模塊，PowerPC 部分和通信接口部分。其中PowerPC 部分和外圍接口以PCI 總線為分界線，PowerPC 部分包括PowerPC、host bridge、SDRAM 和FLASH。

外圍接口包括網(wǎng)口、串口、通過PCI 總線擴(kuò)展的接口和擴(kuò)展的二級(jí)PCI 總線。網(wǎng)口和串口在開發(fā)階段用于單板和開發(fā)主機(jī)通信，并能在單板嵌入操作系統(tǒng)后作為多個(gè)單板之間的通信接口?？驁D中PowerPC 沒有指定具體的型號(hào)，可以選擇IBM 的如PPC750， 也可以選擇Freescale的如PowerPC G4 系列的MPC74XX，host bridge 可以選擇MARVELL 公司的MV64360 或MV*60。用戶可以根據(jù)的不同需要選擇相應(yīng)的組合。

2.1 電源模塊的設(shè)計(jì)

電源是任何一個(gè)電路系統(tǒng)至關(guān)重要的部分，所有的信號(hào)傳輸都是基于準(zhǔn)確而穩(wěn)定的電源基礎(chǔ)上的。CPCI 連接器提供的電源有5V、3.3V、12V 和-12V，整個(gè)單板上需要的電源有多種：主電源5V、PowerPC 的內(nèi)核電源、host bridge 內(nèi)核電源、DDR SDRAM 電源和其余I/O總線電源3.3V。對(duì)電流需求大，電源穩(wěn)定性要求高的，應(yīng)采用可編程的DC/DC 控制芯片完成電源的轉(zhuǎn)換。

電源模塊的PCB 布板也要進(jìn)行小心處理， 主要有以下幾個(gè)方面需要注意。

a) 放置去藕電容：隨著一定數(shù)量的去藕電容被放置在板上，電路板本身特有的諧振可以被抑制掉，從而減少噪聲的產(chǎn)生，還可以降低電路板邊緣輻射以緩解電磁兼容問題。為了提高電源供電系統(tǒng)的可靠性和降低系統(tǒng)的制造成本，應(yīng)考慮如何經(jīng)濟(jì)有效地選擇去藕電容的系統(tǒng)布局。

b) 降低電源供電系統(tǒng)的阻抗：一個(gè)低阻的電源供電系統(tǒng)(從直流到交流)是獲得低電壓波動(dòng)的關(guān)鍵：減少電感作用，增加電容作用，消除或降低那些諧振峰是設(shè)計(jì)目標(biāo)。為達(dá)到此目標(biāo)應(yīng)降低電源和地板層之間的間距； 增大平板的尺寸；提高填充介質(zhì)的介電常數(shù)；采用多對(duì)電源和地板層。

2.2 PowerPC 部分

PowerPC 部分包含PowerPC1&2，host bridge，DDR SDRAM，SRAM 和Flash。此部分是整個(gè)單板計(jì)算機(jī)的核心，電路設(shè)計(jì)調(diào)試難度也最大PowerPC1&2 和DDR SDRAM 部分速度較快，電路設(shè)計(jì)要注意PCB 布線選擇合適的拓?fù)浣Y(jié)構(gòu)和布線策略, 以保證信號(hào)完整性。

a) 拓?fù)浣Y(jié)構(gòu)的靈活應(yīng)用

在 PCB 設(shè)計(jì)中常用的拓?fù)浣Y(jié)構(gòu)有菊花鏈拓?fù)浜托切瓮負(fù)洹Ｒ鶕?jù)不同的情況采用不同的拓?fù)浣Y(jié)構(gòu)。

一般而言，對(duì)于多負(fù)載的總線系統(tǒng)常采用菊花鏈拓?fù)?，并在最遠(yuǎn)端的負(fù)載處進(jìn)行適當(dāng)?shù)慕K結(jié)。菊花鏈拓?fù)涞膬?yōu)勢(shì)在于易于進(jìn)行阻抗控制，端接簡(jiǎn)單，網(wǎng)絡(luò)的布線長(zhǎng)度短，布線較為方便，只要各個(gè)接收器在接收信號(hào)時(shí)間上的差別在允許的范圍內(nèi)就可以采用菊花鏈拓?fù)溥M(jìn)行布線（這也說明菊花鏈拓?fù)洳贿m用于高速系統(tǒng)），注意要讓菊花鏈的分支線盡量短。Local bus 上的外設(shè)我們是用的此種拓?fù)浣Y(jié)構(gòu)，local bus 上有Flash、DDR SRAM、SRAM 等外設(shè)。

星形拓?fù)湟话阍跁r(shí)鐘網(wǎng)絡(luò)或?qū)π盘?hào)同步要求高的網(wǎng)絡(luò)中應(yīng)用，其共同點(diǎn)就是要求各接收器在同一時(shí)刻收到驅(qū)動(dòng)端發(fā)來的信號(hào)，星形拓?fù)涞牟季€難度比菊花鏈拓?fù)涞囊?，占用空間也大。實(shí)際的星形拓?fù)鋾?huì)存在端接傳輸線分支，驅(qū)動(dòng)器與公共節(jié)點(diǎn)間存在傳輸線分支，這些都會(huì)劣化信號(hào)，所以在設(shè)計(jì)星形拓?fù)湟话阈枰抡?，以保證信號(hào)的完整性。

PowerPC1&2（U1、U2）和host bridge（U3）采用星形拓?fù)浣Y(jié)構(gòu)，其后仿真圖形如圖2 所示，基本滿足信號(hào)完整性。時(shí)鐘電路采用星形拓?fù)浣Y(jié)構(gòu)，一個(gè)晶振作為host bridge的輸入基準(zhǔn)時(shí)鐘，其余時(shí)鐘都由host bridge 來提供。另外 PLL 要選擇合適的參數(shù)配置，使得芯片和電路穩(wěn)定運(yùn)行。

b) 嚴(yán)格的等長(zhǎng)布線要求

在SDRAM 設(shè)計(jì)時(shí)，要注意調(diào)整管腳SDRAM_SYNC_OUT 和SDRAM_SYNC_IN 之間的布線長(zhǎng)度，使得SDRAM 數(shù)據(jù)相對(duì)時(shí)鐘的建立時(shí)間和保持時(shí)間得到很好的滿足。PCI 部分的時(shí)鐘要注意管腳PCI_SYNC_OUT 和PCI_SYNC_IN 之間的布線長(zhǎng)度和PCI_CLK 相同。

2.3 通信接口部分:

通信接口實(shí)現(xiàn)人-機(jī)、機(jī)-機(jī)之間的信息交互和數(shù)據(jù)的傳輸，無論是在系統(tǒng)調(diào)試，還是在系統(tǒng)應(yīng)用中都非常重要。如圖1 所示，host bridge 集成了兩個(gè)串口和3 個(gè)千兆網(wǎng)控制器，通過外接串口和網(wǎng)口的收發(fā)器設(shè)計(jì)用戶所需的通訊接口。